AMD的GPU，野心暴露：打破天花板，AMD显卡性能再创新高

我是乔言, 一个爱把硅片和封装比作拼图的科技硬核观察者, 我的口头禅是"芯片的未来靠拼装"。看到最近的线索, 我心里既有兴奋也有一丝紧张。兴奋是因为AMD可能再次把多芯片封装带回消费级GPU战场, 紧张是因为这条路充满了工程与软件的双重陷阱。

短话说清楚要点, 据Tom's Hardware的解读与Laks Pappu在LinkedIn上公开的职位描述, AMD的图形团队正在为下一代Radeon做架构与封装探索, 提到"2.5D/3.5D"和"单片图形SoC"的字眼, 这暗示Navi 5x有望采用chiplet风格的布局。来源可查: Tom's Hardware报道和Pappu的公开资料, 半导体行业观察也做了整理和转载。

对我们玩家和DIY族来说, 这意味着什么? 多芯片GPU能带来更高良率和灵活的产品线分层, 也可能把高端性能拆成若干更小的块来制造。好处显而易见, 但技术账也很硬。GPU对并行线程的低延迟、高带宽依赖远超CPU, 把着色器核心拆散到不同芯片上, 会引入同步开销和延迟损失, 对功耗和驱动层是巨大考验。我常把这个想象成乐队分散到不同房间演出, 你需要更复杂的指挥与更快的通讯线路, 否则合奏会跑调。

再说一个少有人讲的角度, AMD在CPU领域先行尝试chiplet并取得成功, 那份经验有战略价值。Radeon RX 7900系列在某种程度上已经是一次实践, 它把GCD和若干小芯片组合起来做不同SKU. 这条路径证明"逻辑分解"并非理论上的禁区。我的判断是, AMD更可能采取混合策略: 面向主流保留单片SoC, 面向极端高端以2.5D/3.5D封装尝试分解式设计, 以平衡成本、良率和性能。

关于时间线, 按照行业常规开发周期和目前公开信息, RDNA5的量产与发布窗口很可能落在2026年底到2027年初这段区间。工程师的工作不是一蹴而就, 从架构到物理实现再到硅片, 每一步都要调优。眼下的动作更像是概念与封装路线验证, 真实的消费级样片还需要数月乃至一年时间去磨合。

我有一句不严肃的比喻, 如果把GPU设计比作造桥. 那么chiplet就是把一座大拱桥拆成数段预制块, 你节省了浇筑的不良率, 但拦河墩和连接螺栓就必须做到极致, 否则桥会晃。软件那端的"桥面"同样重要, 驱动要把多块硅展现为单一逻辑设备, 这一步如果做不好, 性能损失可能比成本节约更刺眼。

结尾我想说, 这场关于单片与多芯片、封装与驱动的博弈, 不是纯粹的工程竞赛, 它关系到未来高性能图形能否继续以经济可行的方式演进。对玩家而言, 我期待更高性价比和更多产品选择; 对行业观察者而言, 我期待看到AMD把在CPU线上积累的chiplet经验, 带进GPU领域并把复杂问题一个个攻克。

资料来源: Tom's Hardware报道, Laks Pappu LinkedIn公开资料, 半导体行业观察编译整理。提示: 文中推测仅供参考, 具体以AMD官方公布为准。